计算机抽象来说，经历的过程就是输入，处理，输出。引用一张维基百科中冯·诺伊曼结构的图

从图中可以看出，计算机将输入加载到计算机中（具体的是内存中），经过中央处理器处理，输出到输出设备，来提供丰富多彩的功能。在计算机中内存是一个数据中枢，一般情况下，处理器处理的所有数据都要经过内存。处理器可以和处理器直接交换数据，它通常支持随时读写，速度还很快，但掉电丢失数据，一般作为程序运行时临时存储区域。

那么计算机是如何定位计算所需要的数据呢？这里就涉及到我们这里所说的内存寻址，将内存看做成房子，而家庭住址就是寻址的过程。对于程序员而言，我们可以将内存看做一个巨大的字节数组。每个自己8位。每一个索引就是每一个字节的地址。

处理器可以通过总线（通常分为控制总线，数据总线，地址总线，总线的位数决定了处理器可以一次寻址的空间大小，32位可寻址232-1，64位理论可寻址264-1）寻址的空间叫做叫做物理地址，物理地址由连续的8位字节组成。在早期的intel处理器，内存寻址引入了一个逻辑地址，后来引入了线性地址。这几个概念的关系，后续会慢慢的解释。

我们主要介绍64位机器的处理器，在64位模式，处理器最大可寻址2^64-1。由于这个空间太大，通常处理器不会使用这么大的线性地址空间，这中间通常通过分页机制进行映射。

x86_64提供了几种高效可靠的寻址模式，比如分段和分页，引入了保护模式。将数据的访问分成了4个层级，0-2作为超级模式，3作为用户模式。

名词解释

段寄存器和段选择子

在早期的处理器中，将内存划分为多个段，每个段可以作为数据，代码，栈等等引入了段寄存器，在实模式下，段寄存器参与地址寻址的计算。而在保护模式中，段寄存器不再参与地址寻址的计算，在这个模式下，段寄存器作为段选择子使用，段选择子主要用于选择段描述符。

段描述符

段描述符是用于分段过程中所使用一个数据结构，它位分段提供了一段大小，段位置，同时提供了控制字段和状态信息等。通常段描述符被编译器，链接器和操作系统等所使用，对应用程序一般是透明的。

内存模型

现代处理器区分了物理内存和虚拟内存，通常程序不会直接访问物理内存，而是经过了几层映射才到达最终的物理内存。处理器提供了3中内存模型：平坦，段和实地址：

这个图引用自Intel开发手册。从图中我们可以看到三种内存模型

• 实地址内存模型 - 这个内存模型最早从Intel 8086 处理器引入，它现在存在主要用于兼用。支持最大的寻址空间位2^20字节，现在虽然我们不怎么接触这个内存模型，但这是处理器刚启动的初始模式，是处理器比不可少的内存模式。
• 段内存模型 - 这个内存模型将内存分为多个段，这些段可以作为代码，数据或栈段。将段映射出的内存地址(通常写成段:偏移量)，我们叫做逻辑地址，段映射由段选择子和偏移量组成。为了访问物理内存，由段选择子选择段描述符，最终由段描述符和偏移量映射成线性地址。 如果不支持分页，这个线性地址就是最终的物理内存。这个过程对上层应用是透明的。只所以使用分段机制可以增强程序的可靠性。我们将数据分为代码，数据和栈。可以避免各类数据之间相互的影响。
• 平坦内存模型 - 将内存看做一个统一连续的空间，这个空间叫做线性地址空间。代码，数据和栈可以共享这个空间。

我们可以将每个程序看做一个连续的地址空间（比如0-2^32，叫做虚拟内存）。每个程序独享这个内存空间。处理器支持分页，那么应用程序可以看做独享一个内存虚拟空间，经过分段和分页最终映射到物理内存空间。

内存寻址

在上面的章节，我们说逻辑地址，线性地址，物理地址，在这一章节还会介绍虚拟地址。

实地址

最早的处理器通过很简单的转换将逻辑地址转为最终的物理地址，通常格式为段:偏移量，通过将段寄存器左移4位加上偏移量得到最终的访问的物理地址

分段

引入保护模式后，同时也将数据分为了代码段，数据段，栈段等。增加了分段机制，处理器通过段寄存器获取段描述符，引入访问权限控制等机制，将逻辑地址转换为线性地址。从段描述符获得基址加上偏移量后得到线性地址，这个线性地址就是最终的物理地址。

分页

随着时代的发展，发现通过分段会占用浪费大量的内存，迫切需要按需的内存模型，也就是说只有在需要的时候才会分配物理内存，而不是在程序启动后就分配内存。同时分段也有很大的局限性，处理器引入了分页，能够按需分配，将内存划分为1块块的，这些内存块按照页划分，只有在程序真正需要的时候才会使用，极大提升了系统的吞吐量，因为很多程序在真正运行过程中，根本不需要内存，处理器使用分页提供了更加灵活的内存模型。

分页和虚拟内存

段内存模型和平坦内存模型，线性地址空间直接映射成物理内存，也可以通过分页机制映射成物理内存。如果关闭分页机制，那么段内存模型映射出的线性地址就是最终的访问的物理内存。所谓的虚拟内存，当打开分页机制时，我们可以将程序使用一个连续的虚拟内存空间，通过使用分页机制按页所需映射到最终的物理内存中。这个地址空间对所有的应用空间都是一样的，看到的地址范围都是0-2^32(64位的地址范围根据不同的处理器支持的地址宽度决定)

在比较新的处理器，处理器支持更大的内存空间和页大小 * 物理地址扩展（Physical Address Extensions，PAE）特性支持更大的内存空间 * 页大小扩展（Page Size Extensions，PSE）特性支持4M的页

更加详细的关于分页

内存模型和内存寻址

Intel为64位处理器提供了几种运行模式，可以使用的内存寻址如下：

• 实模式 - 处理器的启动模式，在此模式中只支持实地址寻址，通过（段:偏移量）寻址
• 保护模式 - 可以使用3中内存模型，实地址模式主要用于兼用，通常需要运行兼用8086模式的程序通过虚拟8086模式支持，
• 系统管理模式 - 在此模式下(System management mode, SMM)，处理器会切换到一个独立的地址空间，称为系统管理RAM（SMRAM）。这个内存模型和实模式寻址类似，这个不是我们的重点，详细参考Intel开发手册
• 兼用模式 - 在此模式下运行32位兼用模式和在32位处理器的内存寻址一致。
• 64位模式 - 在此模式段机制通常被屏蔽（也有例外），在此模式是一个平坦的64位地址空间。CS,DS,ES,SS寄存器默认置为0。在此模式下，段和实地址模式不再可用。

规范地址

规范地址（Canonical Addressing）在64位机器中，这个概念很重要，如果将地址为63到处理器支持的最大寻址的最高有效为全置为1或0，那么这个地址是规范地址。

Intel处理器定义了64位的线性地址空间，由于这个空间机器巨大，在实际的实现中支持的最大空间可能小于64位。在早期的64位处理器实现中，实现了最大48位的线性地址空间。也就是说63位到68位必须设置为0或1（依赖47位设置为0还是1），引用维基百科的图

在一些新的处理器已经支持56位的地址空间

64位的地址空间如下

如果程序中引用的不是规范地址（Canonical Addressing），那么大部分情况下处理器将会抛出通用保护异常（#GP），在显式或隐式堆栈引用的情况下，会生成堆栈错误（#SS）。

特权级别

处理器将段保护级别为分4个级别，从0到3。值越大级别越小，对于linux系统，只是使用两个等级区分内核和用户态。处理器通过使用这4个级别保证处理器的安全性，拒绝非法访问，当处理器检测到特权级别冲突时，它将生成一个 #GP 异常。

为了在数据段和代码段执行特权检查，处理器提供了以下三种权限级别：

• Current privilege level (CPL) - CPL是当前正在执行的程序的特权级别，它存储在CS和SS寄存器的0到1位。通常情况下，CPL等于从中获取指令的代码段的特权级别。当程序控制转移到不同特权级别的代码时，处理器会更改当前的CPL。
• Descriptor privilege level (DPL) - 通常在段描述中的的DPL域，当执行代码时，处理器会比较CPL和DPL，并且根据段描述的类型会参与不同的策略，在这里我们只讨论数据段和代码段 数据段，表明程序可访问数据段的最高级别，如果数据段DPL为1，那么只有CPL为0或1的才能访问 Nonconforming代码段，如果DPL为0，那么只有CPL为0才能访问 Conforming代码段，如果该DPL为2，那么CPL为0，或1将不被允许访问
• Requested privilege level (RPL) - RPL是分配给段选择子的替换级别，处理器将RPL于CPL一起检查来确定是否允许访问

其实 CPL，DPL，RPL 还是挺复杂的。这不是我们的重点，后面可以写一个专门关于特权级别的。现在知道有这个概念就行了。

总结

逻辑地址最早出现在实模式中，当时还没有保护模式的说法，随着时间的推移，处理器引入了分段，分页等现代处理器所存在的概念。处理器通过使用逻辑地址通过分段转换为线性地址，处理器通过段选择子找段选择符时，会首先加载到段选择子的隐藏部分，用于缓存，而不是每一次都是从内存中读取。得到线性地址后，处理器将线性地址通过分页机制转换到最终的物理地址，处理器为了加速这个过程，通常引入了 TLB 缓存用于加速地址转换过程。